Разработчик FPGA (DSP) Middle / Senior

Описание

Локация: Москва, Каширское шоссе; работа на месте работодателя, возможен гибридный режим
Зарплата: от 270 000 рублей на руки в месяц, итоговый уровень обсуждается по результатам собеседования.
Компания
Разработка собственной системы цифровой радиосвязи, включая SDR-устройство и FPGA-компоненты.
Что делать

Поддерживать и развивать существующую FPGA-часть SDR-системы.
Разрабатывать модули на Verilog/SystemVerilog и интегрировать их в существующий проект.
Разрабатывать, моделировать и переносить тракты цифровой обработки сигналов из MATLAB/Simulink в FPGA.
Проводить симуляцию, верификацию и отладку разработанных решений.
Интегрировать FPGA с остальными компонентами SDR-системы и отлаживать решения на реальном устройстве.
Оптимизировать архитектуру по ресурсам FPGA, производительности и задержкам.

Требования

Более 6 лет опыта разработки; уровень Middle / Senior.
Уверенное знание Verilog и понимание архитектуры FPGA.
Умение самостоятельно писать testbench, выполнять симуляцию и проверять разработанные модули.
Опыт работы с MATLAB/Simulink и понимание принципов DSP, потоковой архитектуры обработки данных.
Умение разбираться в существующем RTL-коде и чужой архитектуре.
Готовность работать в Москве: в офисе/лаборатории или в гибридном формате.

Хорошо, если есть

Опыт разработки SDR-систем, модемов или цифровых радиотрактов.
Опыт работы с трансиверами Analog Devices AD9361, AD9363, AD9364 или AD936x.
Знание AXI4, AXI4-Stream и AXI4-Lite.
Опыт реализации фильтрации, DDC/DUC, интерполяции/децимации и FFT на FPGA.
Опыт работы с fixed-point, переноса алгоритмов из MATLAB/Simulink в RTL и аппаратной отладки с ILA и измерительным оборудованием.

Культура и преимущества

Официальное оформление по ТК РФ.
Оборудованный офис и лаборатория.
Гибридный режим работы.
Гибкое начало рабочего дня.
График 5/2 и полный рабочий день.